(19) 日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平5-299984

(43)公開日 平成5年(1993)11月12日

(51) Int. Cl. 5

庁内整理番号 識別記号

FΙ

技術表示箇所

5/00 HO3K

M 7402-5 J

5/12 // HO4N

A 9070-5 C

審査請求 未請求 請求項の数3

(全9頁)

(21) 出願番号

特願平4-351737

(22)出願日

平成4年(1992)12月8日

(31) 優先権主張番号 特願平3-350258

(32) 優先日

平3(1991)12月9日

(33)優先権主張国

日本(JP)

(71)出願人 000116024

ローム株式会社

京都府京都市右京区西院溝崎町21番地

(72) 発明者 沢村 陽

京都市右京区西院溝崎町21番地 ローム株

式会社内


(74)代理人 弁理士 梶山 佶是 (外1名)

(54) 【発明の名称】周波数逓倍回路及び画面表示装置

(57)【要約】

【目的】外付けコンデンサが不要で、完全に1チップ化 することが可能な構成の周波数逓倍回路及びこの回路を 有する画面表示装置を実現する。

【構成】逓倍クロック発生回路210は、基本クロック Aを受けてその立上がり及び立下がりのタイミングで逓 倍信号Bを立ち上げる。一致検出回路230は、フリッ プフロップ222が逓倍クロックBを受けて動作したこ とを検出して一致検出信号Fを出力する。すると、フリ ップフロップ211, 222が初期化されて逓倍信号B が立下がる。その結果、基本クロックAの2倍の周波数 を有し、フリップフロップ222を確実に動作させ得る パルス幅を有する逓倍クロックBを、コンデンサを用い ずに発生することができる。



【特許請求の範囲】

【調求項1】第1のフリップフロップが基本クロックの 立上がりのタイミングで逓倍クロックの1パルスの出力 を開始し検出信号を受けて出力を停止し第2のフリップ フロップが前記基本クロックの立下がりのダイミングで 前記逓倍クロックの1パルスの出力を開始し前記検出信 号を受けて出力を停止する逓倍クロック発生回路と、前 記逓倍クロック発生回路の出力をクロック入力として受 けて入力状態を記憶する第3のフリップフロップと、前 記逓倍クロック発生回路の出力を受けて第3のフリップ 10 フロップが前記記憶する動作の完了後の出力値となって いること又は第3のフリップフロップの入力値と出力値 とが一致していることを検出して前記検出信号を出力す る検出回路と、を備えることを特徴とする周波数逓倍回

【請求項2】請求項1記載の周波数逓倍回路であって、 前記逓倍クロック発生回路の出力をクロック入力として 受けて動作する1個以上の第4のフリップフロップを有 する順序回路に同数の第3のフリップフロップが属して 第4のフリップフロップに1対1に対応し、それぞれ第 20 4のフリップフロップの入力信号とすべき信号を対応す る第3のフリップフロップの入力信号とし、それぞれ第 3のフリップフロップの出力信号を対応する第4のフリ ップフロップの入力信号とし、第3のフリップフロップ は前記逓倍クロック発生回路の出力の立上がり(又は立 下がり) のタイミングで動作し、第4のフリップフロッ プは前記逓倍クロックの立下がり (又は立上がり) のタ イミングで動作し、前記検出回路は前記逓倍クロック発 生回路の出力を受けると全ての第3のフリップフロップ について入力値と出力値とが等しいことを検出して前記 30 検出信号を出力することを特徴とする周波数逓倍回路。

【請求項3】請求項1又は請求項2記載の周波数逓倍回 路を有することを特徴とする画面表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、周波数逓倍回路及び 画面表示装置に関し、詳しくは、テレビジョンやVTR 等の映像機器のAFC等に用いられ、基本クロックの立 上がりと立下がりのタイミングでパルスを出力すること で基本クロックの2倍の周波数の逓倍クロックを発生す 40 る周波数逓倍回路及びこの周波数逓倍回路を有する画面 表示装置に関する。

[0002]

【従来の技術】テレビジョン等の映像表示装置において は、受信した映像信号を表示するためのタイミング信号 として水平同期信号や垂直同期信号等の同期信号を使用 する。このため、VTR等の記録装置においては、映像 信号とともに或は映像信号に含まれて各種の同期信号も 記録され、再生時には同期信号も再生されてタイミング 信号として使用される。

【0003】しかし、VTRには高速低速再生等の機能 が一般的に採用されており、かかる場合には記録された 同期信号を単純に再生するだけでは再生された同期信号 の周期等が不正確なため、再生された同期信号をそのま ま用いることができない。 例えば、 高速再生時には標準 速度との速度比に応じて同期信号を間引かなければなら ない。そこで、再生された同期信号に代わり、それに同 期する標準の周波数の信号が必要とされる。

2

【0004】このような信号を発生するための回路とし ていわゆるAFC回路があり、その前段部では、約1 4. 3MH z の基本クロックを受けて一旦 2 倍の周波数 である約28.6MHzに逓倍し、この逓倍クロックを 切換え信号に応じて7分周又は8分周することが行われ ている。さらに243分周することで標準の水平同期の 周波数である15.75KHzの信号が生成される。こ こで、28.6MHzのクロックを専用の発振回路で直 接発生させることをしないのは、正確な周波数で発振す る発振回路を構成するには髙価で大きなサイズの水晶発 振器を要するためである。通常、装置には映像信号受信 などのための基本クロックの発生回路が既に存在してお り、そこで発生される正確な基本クロックを使用するこ とで、比較的にコストをかけずに代わりの回路が構成で きるからである。

【0005】図5は、そのような回路の従来例であり、 周波数逓倍回路10と分周回路20とからなるAFC回 路の前段部分のブロック図である。ここで、11はコン デンサ、12は抵抗であり、21,22,23,24, 25, 26はフリップフロップ、27はNORゲートで ある。逓倍回路10は、コンデンサ11と抵抗12とか らなる充放電回路いわゆる微分回路等を有して、基本ク ロックAの立上がり及び立下がりを検出し、その度に逓 倍クロックBを出力する。よって、逓倍クロックBは基 本クロックAの2倍の周波数となる。

【0006】分周回路20は、逓倍クロックBを受け、 それを7分周又は8分周して生成した分周信号EをAF C回路の後段部分へ出力する。そのために、フリップフ ロップ22,23,24,25,26とNORゲート2 7 が環状に接続されて逓倍クロックBを分周するための カウンタを構成している。さらに、分周比切換え信号C をフリップフロップ21で同期化した信号でフリップフ ロップ26が逓倍クロックBに応じて動作するか否かを 制御することで、7分周するか8分周するかを切換え る。

【0007】このような構成の前段部分を有するAFC 回路は、他に位相検波回路や比較回路等を有して分周比 切換え信号Cのデューティ比を制御することにより、必 要な周波数の分周信号Eを発生することができる。具体 的に述べると、約14.3MHzの基本クロックAを受 け、逓倍回路10により約28.6MHzの逓倍クロッ クBとし、これを7×243分周(約14.6KHz)

3

又は8×243分周(約16.8KHz)するが、このときに分周比切換え信号Cによりこれらの分周比を混合することで15.75KHzの分周信号Eを生成する。

【発明が解決しようとする課題】このように、従来のAFC回路等においては、固有の発振回路を持たずに既存の基本クロックを通倍回路で周波数を2倍にすることで、必要な周波数の逓倍クロックを生成している。こうすることで水晶発振器の追加が不要となるので、この回路構成によりコストやサイズ等の制約をクリアしようと10している。しかし、競争の激しいVTR等においてはコストダウンの要求が強く、特に、カメラー体型VTR等においてはコストダウンに加えて小形化の要求も極めて強く、単に水晶発振器を節約しただけでは不十分である。そこで、さらなる要求に答えるためには、高集積化による回路の1チップ化という技術的手段が図られることとなる。

【0009】ところが、逓倍回路を用いた従来の構成の AFC回路では、逓倍回路にコンデンサを必要とするため、いかに高集積化を進めても回路基板上にICの他に 20 外付け部品をも搭載しなければならない。このことは、 組立てコストがそれ以上には下がらないことを意味し、 好ましくない。また、コンデンサはその容量や特性が温度変化や経時変化しやすく、論理ICに比較すると遥かに信頼性が低い部品であり、コンデンサで時定数を定める回路の構成は、それを採用した装置の長期信頼性の面からも問題がある。この発明の目的は、このような従来技術の問題点を解決するためのものであって、完全にIチップ化することが可能な構成の周波数逓倍回路を実現し、もって、画面表示装置等のコスト低減及び性能向上 30に貢献することにある。

[0010]

【課題を解決するための手段】この目的を達成するためのこの発明の周波数逓倍回路の第1の構成は、第1のフリップフロップが基本クロックの立上がりのタイミングで逓倍クロックの1パルスの出力を開始し検出信号を受けて出力を停止し、第2のフリップフロップが前記基本クロックの立下がりのタイミングで前記逓倍クロックの1パルスの出力を開始と、一次の出力を開始として受けて出力を停止する逓倍クロック発生回路と、で受けて入力状態を記憶する第3のフリップフロップと、第3のフリップの入力値と出力値とが一致していることを検出して前記検出信号を出力する検出回路と、を備えるものである。

【0011】この発明の周波数逓倍回路の第2の構成は、上述の構成の逓倍クロック発生回路と、以下の第3のフリップフロップと検出回路とを備えるものである。

第3のフリップフロップは、前記逓倍クロック発生回路 の出力をクロック入力として受けて動作する1個以上の 第4のフリップフロップを有する順序回路に、第4のフ リップフロップと同数含まれて第4のフリップフロップ に1対1に対応し、それぞれ対応する第4のフリップフ ロップの入力信号とすべき信号を自身の入力信号とし、 それぞれ自身の出力信号を対応する第4のフリップフロ ップの入力信号として出力する。さらに、第3のフリッ プフロップは前記逓倍クロック発生回路の出力の立上が り (又は立下がり) のタイミングで動作し、第4のフリ ップフロップは前記遁倍クロック発生回路の出力の立下 がり(又は立上がり)のタイミングで動作する。検出回 路は、前記逓倍クロック発生回路の出力を受けると全て の第3のフリップフロップについて入力値と出力値とが 等しいことを検出し、これを検出信号として逓倍クロッ ク発生回路に出力する。

【0012】この発明の画面表示装置の構成は、上述の 構成の逓倍クロック発生回路を有するものである。

[0013]

【作用】このような第1の構成のこの発明の周波数逓倍 回路又はこの回路を有する画面表示装置にあっては、先 ず、逓倍クロック発生回路において、第1のフリップフ ロップにより逓倍クロックの1パルスの出力が基本クロ ックの立上がりで開始され、さらに、第2のフリップフ ロップにより逓倍クロックの1パルスの出力が基本クロ ックの立下がりでも開始される。また、検出信号を受け ると、第1、第2のフリップフロップは何れも逓倍クロ ックのパルスの出力を停止する。よって、逓倍クロック のパルスが出力されていない状態では、その後の基本ク ロックの最初の立上がり又は立下がり何れのタイミング でも逓倍クロックの1パルスの出力が開始される。次 に、この遍倍クロックのパルスの出力の開始を受けて、 第3のフリップフロップが動作する。そして、検出回路 がその動作完了後の状態を検出して検出信号を出力す る。すると、この検出信号を受けて、第1, 第2のフリ ップフロップが逓倍クロックの1パルスの出力を停止す る。つまり、1パルス出力される。

【0014】以後は、基本クロックの立上がり又は立下がりが検出される度に上述のことが繰り返される。したがって、基本クロックを受けてその立上がり又は立下がりエッジ毎に、すなわち基本クロックの半周期ごとに逓倍クロックのパルスが出力される。その結果、この発明では、従来必要とされていた外付けのコンデンサを使用せずに、ゲート素子とフリップフロップにより逓倍クロックを発生する回路が実現できるので、周波数逓倍回路を完全に1チップ化することが可能となる。

【0015】また、第4のフリップフロップを有する他の順序回路においてこの発明の周波数逓倍回路からの逓倍クロックを使用するときには、第4のフリップフロップの個数に応じて第3のフリップフロップの個数と検出

回路の入力数とが拡張されて上述の第2の構成の周波数 逓倍回路又はこの回路を有する画面表示装置となり、さらに当該順序回路の構成も対応して拡張される。このような第2の構成の周波数逓倍回路又はこの回路を有する 画面表示装置とすることで、それぞれに対応する第3、 第4のフリップフロップは一対でいわゆるマスタースレーブ構成の1フリップフロップとしての機能を果たすことができる。そして、逓倍クロックの立上がりでマスター相当の第3のフリップフロップが動作し、その動作が 完了したことを検出回路が検出してから検出信号が出されて逓倍クロックが立下げられるので、第3のフリップフロップの動作結果が確実なものとなる。

【0016】その後、逓倍クロックの立下がりを受けてスレーブ相当の第4のフリップフロップが動作することになるが、第4のフリップフロップの入力は全て一旦第3のフリップフロップを介すことで安定状態にあるので、マスタースレーブ構成の効果によりいわゆるレージングの現象が発生することもない。したがって、のぞ明の構成の周波数逓倍回路は、逓倍クロックを使用することがで自動作することができる。よって、その順序回路等とともに1チップICににのがいる。よって、その順序回路等とともに1チップICにに乗行可能であり、しかものデンサが不要なのでそのICのピンを1つ節約できる。なお、上記説明において、逓倍クロックの立上がりと立下がりとを入れ替えのよう。

[0017]

【実施例】以下、この発明の第1の構成の周波数通倍回路の一実施例について、図面を参照しながら詳細に説明する。図1は、この発明の基本構成を具体化した周波数 30 通倍回路の例であり、図2は、その回路の動作を説明するための各信号の波形例である。なお、図1における信号の符号と図2における信号の符号とは同一の符号をもって対応付けがなされている。図1で、211,212,222はフリップフロップ、213はORゲート、231はANDゲート、232は否定付きの排他的ORゲートである。

【0018】フリップフロップ211は、第1のフリップフロップの具体例であり、一致検出信号Fをリセット入力端子Rに受けて出力値が初期化され(逓倍クロックのバルス出力を停止し)、基本クロックAをクロック入力端子Cに受けてその立上がりのタイミングで出力値が反転される。そして、出力端子Qから出力値を信号Aaとして出力する(逓倍クロックのバルス出力を開始する)。フリップフロップ212は、第2のフリップフロップの具体例であり、一致検出信号Fをリセット入力端子Rに受けて出力値が初期化され、基本クロックAをクロック入力端子Cに受けてその立下がりのタイミングで出力値が反転される。そして、出力端子Qから出力値を信号Abとして出力する。

【0019】ORゲート213は、フリップフロップ2 11、212の出力である信号Aa、Abの論理和を生成し、それを逓倍クロックBとして出力する。フリップ

フロップ211, 212とORゲート213は逓倍クロック発生回路210を構成し、この逓倍クロック発生回路210は上述の構成により基本クロックAの立上がり立下がりで逓倍クロックBのパルスを立ち上げるもので

6

【0020】フリップフロップ222は、第3のフリップフロップの具体例としてのDフリップフロップであって、入力信号Hを入力端子Dに受け、逓倍クロックBをクロック入力端子Cに受けてその立上がりのタイミングで入力信号Hの値を取り込んで出力値とする。そして、出力端子Qから出力値を信号」として出力する。なお、このフリップフロップはDタイプに限られるものではないが、このタイプを用いると検出回路の構成が容易である。また、フリップフロップ222は通常は逓倍クロックBを用いる他の順序回路に付加されたり、その一部のフリップフロップを兼用することが多い。

【0021】排他的ORゲート232は、信号Hと信号 Jとを受けてその値が一致していることを示す信号Gを出力する。フリップフロップ222がDタイプなので入力値と出力値の一致をもって動作完了確認の信号としてよい。なお、論理の都合でここでは否定付きのものを採用している。ANDゲート231は、信号Gと逓倍クロックBとを受けて、逓倍クロックBのパルスを立ち下げるタイミングを示す一致検出信号Fを発生する。ANDゲート231と排他的ORゲート232とが構成する一致検出回路230は検出回路の具体例であり、一致検出信号Fは検出信号の具体例である。

【0022】次に、図2の波形例を参照しながら図1の回路の動作を説明する。基本クロックAが立ち上がると(波形A参照)、それを受けたフリップフロップ211により信号Aaが立ち上がる(波形Aa参照)。そうするとORゲート213により逓倍クロックBも立ち上がる。このときまでは他の回路からの信号である信号Hの値と以前の値の記憶である信号」とは一致しているか否かは定まらないが(波形Gの破線部分参照)、このときからは逓倍クロックBを受けたフリップフロップ222により信号H, Jは一致するので信号Gが出力される(波形Gの実線部分参照)。

【0023】そして、逓倍クロックBが"1"のときに信号Gが出力されると、ANDゲート231により、一致検出信号Fが発せられる(波形F参照)。一致検出Fをフリップフロップ211が受けると、信号Aaが立下がり、それに従って逓倍クロックのパルスも立下がる。このようにして、基本クロックAの立上がりで、逓倍クロックBの"0"状態を受けて一致検出信号も停止するの

で、最初の状態に戻る。

【0024】基本クロックAの立ち下がりの場合には、それを受けたフリップフロップ212により信号Abが立ち上がる(波形Ab参照)。そうするとORゲート213により逓倍クロックBも立ち上がる。以後は、説明の繁雑な繰り返しを避けるため詳細な説明は割愛するが、立上がりの場合と同様にして、基本クロックAの立下がりでも、逓倍クロックBのパルスが1つ発せられる

【0025】したがって、この発明の構成の周波数逓倍 10回路では、コンデンサを用いることなく、基本クロック Aから2倍の周波数の逓倍クロックBを生成することができる。これにより従来必要であったコンデンサという外付け部品が不要となるので、周波数逓倍回路を完全に1チップ化することができる。そうすると、部品点数が減少した分だけ組立てコストが下がって生産性が向上し、しかも、信頼性の低いコンデンサを排除した分だけ信頼性が向上する。

【0026】図3はこの発明の第2の構成の実施例としての周波数通倍回路の具体例であり、従来例の図4に対 20 応するものである。フリップフロップ111は第1のフリップフロップの具体例であり、フリップフロップ11 2は第2のフリップフロップの具体例であり、NORゲート113はゲート回路の具体例であり、これらは逓倍クロック発生回路110を構成する。この逓倍クロック発生回路110は、既述の逓倍クロック発生回路210と同様の構成,作用であり、基本クロックAの立上がり立下がりで逓倍クロックのバルスを出力するものである。ただし、論理の都合で負論理の逓倍クロック*B(Bに対して反転する信号)を出力する。30

[0027] フリップフロップ122a, 123a, 1 24a, 125aは第3のフリップフロップの具体例で あり、フリップフロップ122b, 123b, 124 b、125bは第4のフリップフロップの具体例であ る。フリップフロップ122aと122b、123aと 123b, 124a 2124b, 125a 2125 b は、それぞれ対を成してマスタースレーブ構成の1フリ ップフロップとしての機能を果たすものであり、それぞ れの対が従来例のそれぞれのフリップフロップ22,2 3,24,25に対応するものである。よって、これら 40 のフリップフロップ122a~125a,122b~1 25 b とフリップフロップ 121, 126 とゲート12 7が構成する分周回路120は、従来例の分周回路20 と相似の構成であり、逓倍クロック*Bをクロックとし て同様の作用により同等の分周信号Eを発生することが できる。

【0028】一致検出回路130は、ゲート131,132,133,134,135から構成され、逓倍クロック*Bの立下がりを受けてマスター相当のフリップフロップ122a~125aが動作し、フリップフロップ 50

122a~125aのそれぞれが全て入力信号の値と出力値とが一致すると、一致検出信号Fを出力する。この一致検出信号Fを受けて初めてフリップフロップ 111,112がリセットされて逓倍クロック*Bが立上げられるので、マスター側の全ての動作が完了したことが確認されるまで逓倍クロック*Bのパルス状態が保持される。これによりマスター側のフリップフロップの動作結果が確実なものとなる。

【0029】その後、逓倍クロック*Bの立上がりを受けて、スレーブ相当のフリップフロップ122b~125bが動作する。これらのフリップフロップの入力は全て一旦マスター側のフリップフロップを介すことで安定状態にあるので、スレーブ側のフリップフロップ122b~125bはいわゆるレーシングを起こすことなら定して動作することができる。したがって、逓倍クロック発生回路110と一致検出回路130とで構成されるこの周波数逓倍回路は、逓倍クロック*Bを使用するために拡張された分周回路120と協動して、例えばAFC回路の前段として確実に動作することができる。

【0030】その結果、この発明の構成の周波数逓倍回路は、外付けコンデンサが不要なので、分周回路等の他の順序回路やゲート回路などとともに1チップ【Cに集積することができる。しかも、検出回路が動作完了を確認するので温度変化の影響を受けることがない。すなわち、コンデンサ使用時における温度変化の影響により逓倍クロックのバルス幅が変動してフリップフロップの動作が不安定になるといった不都合が解決され、確実に動作することができる。よって、信頼性が向上する。

【0031】また、図4に、コンデンサを用いることな く基本クロックAからその逓倍クロックBを発生するこ の逓倍回路210を有する画面表示装置を示す。ここ で、300は一致検出回路230等を含んだAFC回路 であり、これは、逓倍クロックBから15.75KHz のリセット信号Gを生成する。また、310は画像表示 処理用のIC(OSD)であり、これは、逓倍クロック Bの分周クロックをドットクロックとして受けてスーパ ーインポーズの処理を行う。従来のコンデンサを用いた 逓倍方法では逓倍クロックBの周期が温度によって変化 することから、この分周クロックの周期が不安定であっ た。このため、この分周クロックを受けるIC310に 関して、かかる温度特性をも考慮して十分に余裕を持っ て高速に動作するように設計することが必要とされた。 [0032] これに対し、この発明の逓倍回路210で は、上述の如く基本クロックの立上がり及び立下がりの タイミングを利用していることから、コンデンサ等が不 要で温度特性による不都合がない。そこで、この発明の 画面表示装置では、分周クロックの温度特性を考慮する 必要がなく、IC310の設計が容易となる。特に、ク ロックが安定した分だけ処理速度に余裕が生じて、設計 が容易あるいは回路が簡易になる。そして、このIC3

10によりスーパーインポーズ処理されたビデオ信号が ディスプレイ上に表示される。

[0033]

【発明の効果】以上の説明のとおり、この発明の構成の 周波数遍倍回路又はこの回路を有する画面表示装置で は、外付けコンデンサを使用しないで、逓倍クロックを 発生させることができるので、その回路全体の完全な1 チップ化が実現可能である。その結果、回路基板上に搭 載すべき外付け部品が減って組立てコストが下がり、ま ...た、経時変化, 温度変化しやすくて信頼性の低い部品が 10 127 NORゲート 減るので回路の信頼性が向上するという効果がある。

【図面の簡単な説明】

【図1】図1は、この発明の第1の構成の周波数遍倍回 路の一実施例である。

【図2】図2は、その回路の動作を説明するための各信 号の波形例である。

【図3】図3は、この発明の第2の構成の周波数逓倍回 路を応用した回路の一実施例である。

【図4】図4は、この発明の画面表示装置の一実施例で

【図5】図5は、従来の構成の周波数逓倍回路を応用し た回路の一例である。

【符号の説明】

- 10 逓倍回路
- 11 コンデンサ
- 12 抵抗
- 20 分周回路
- 21, 22, 23, 24, 25, 26 フリップフロッ ブ


27 NORゲート

- 110 逓倍クロック発生回路
- 111, 112 フリップフロップ
- 113 NORゲート
- 120 分周回路
- 121, 122a, 122b, 123a, 123b 7


10

- ・リップフロップ
- 124a, 124b, 125a, 125b, 126 7 リップフロップ
- - 130 一致検出回路
 - 131 ANDゲート (負論理NORゲート)
 - 132, 133, 134, 135. 排他的ORゲート
 - .210 逓倍クロック発生回路
 - 211, 212 フリップフロップ
 - 213 ORゲート
 - 222 フリップフロップ
 - 230 一致検出回路
 - 231 ANDゲート
- 232 否定付きの排他的ORゲート
 - 300 AFC回路
 - 310 画面表示処理 IC (OSD)
 - A 基本クロック
 - B 逓倍クロック
 - C 分周比切換え信号
 - リセット信号
 - E 分周信号
 - 一致検出信号


[図1]



【図2】



[図3] 125b M. 123b 130 一致検出回路 122b 120 分周回路 F一致検出信号 110 逓倍クロック 発生回路



[図5]

